期刊专题 | 加入收藏 | 设为首页 12年实力经营,12年信誉保证!论文发表行业第一!就在400期刊网!

全国免费客服电话:
当前位置:首页 > 免费论文 > 科技论文 >

系统时间同步改进设计方案

摘要:本文介绍了基于IEEEl588V2的精确时钟同步协议(PTP)系统中,为解决系统主时钟板卡与各从时钟子板卡之间的时间精确同步的设计复杂性,并减少板卡间为实现时间同步所必须的硬件走线互联以减低成本,而提出的一种简化的低成本设计方案。

【关键词】IEEE1588V2;精确时钟同步协议;主时钟;从时钟;时间同步

1引言

精确时钟同步系统的实现是基于IEEE1588V2协议标准的[1]。在一个IEEE1588V2协议系统中,对一个时钟节点设备包含的几块或多块硬件板卡,需要实现节点内的时间同步,以满足该节点各端口可作为边缘时钟端口的应用场合。在一个设备的多块板卡,通常是通过背板的互联来进行数据通信的。作为时间同步的物理载体,时间同步所需的信号互联线也是需要经过背板的。所以在有一个可靠的传输协议保证时间同步稳定性的前提下,如何减少时间同步所必须的信号数量,对于这种经过背板的多板卡信号互通,在降低设计复杂度和实现成本上,都具有非常重要的意义。

2主从时钟时间同步的实现方法

本文关注的重点是在实现IEEE1588V2时间同步[2]硬件实现中,如何通过一个稳定的时间传输协议,使得时间传输所需的硬件信号互联线达到最少化。

2.1最初典型设计

时间同步算法依赖三个硬件互联信号:25兆赫兹发送时钟:用于同步传输时间信息的时钟信号。心跳控制信号:用于标记开始传输时间信息的同步信号。串行时间信息:承载80比特位的标准IEEE1588时间值。主时钟在125兆赫兹的发送时钟域产生主时间计数和25兆赫兹的同步传输时钟,并且在25兆赫兹时钟产生待发送的串行化时间计数,最后通过背板将时间信息连同同步心跳信号以25兆赫兹的同步方式发送到从时钟。从时钟基于心跳同步信号使用25兆赫兹时钟接收同步时间信息并解串。最后将解串后的并系统时间同步改进型设计方案文/黄华明黄荣本文介绍了基于IEEEl588V2的精确时钟同步协议(PTP)系统中,为解决系统主时钟板卡与各从时钟子板卡之间的时间精确同步的设计复杂性,并减少板卡间为实现时间同步所必须的硬件走线互联以减低成本,而提出的一种简化的低成本设计方案。摘要行同步时间信号经过跨时钟域处理,在从时钟的125兆赫兹时钟域下同步本地时间发生器,从而最终实现主从时钟的时间定时同步。这种设计有2个明显的缺点:(1)需要3根信号线来实现时间同步传输。这对于硬件设计来说是很不经济和不方便的,尤其对于连线过背板的情况下。(2)设计中需要时间信息的发送串行化、接收解串、并行时间信息的跨时钟域处理等过程。所以对于芯片的设计也是相对比较复杂的。

2.2优化设计

优化设计去掉了心跳同步控制信号,在主从时钟之间减少一根硬件互联线。将时间同步信息叠加到串行时间信息的前部,用一个时钟周期的低电平表示。其他部分的设计与上述保持一致。但优化设计仍然存在一些缺点:(1)尽管为实现时间同步在主从时钟之间已经去掉一根硬件连线,但仍然需要2根信号线来实现时间同步传输。(2)设计中仍然需要时间信息的发送串行化、接收解串、并行时间信息的跨时钟域处理等过程。所以对于芯片的设计还是相对比较复杂的。

2.3改进型设计方案

在大多数应用场景下,只需要进行一秒内的时间精确同步。一秒以上时间信息可以通过相对较慢的方法如软件方法进行同步。而且在精确时间同步系统中的大多数情况下,其实是不需要秒以上的时间信息的。所以我们新设计的秒内信息同步能够满足系统的应用需求。如上图所示,在主时钟侧,首先基于125兆赫兹的发送主时钟产生占空比为50%的25兆赫兹同步发送时钟并同时产生主时钟的时间计数。当主时钟的时间计数器在秒翻转边界时,产生一个整秒信号脉冲,此整秒信号脉冲宽度为5个周期的125兆赫兹的发送主时钟。当25兆赫兹时钟发生器检测到整秒信号脉冲时,将产生的25兆赫兹同步发送时钟占空比调整为20%。从时钟侧有一个时钟检测功能模块,当检测到过来的25兆赫兹同步发送时钟的占空比为20%时,将整秒信号从该25兆时钟中恢复出来。同时用从时钟的125兆赫兹时钟检测到来的25兆赫兹同步发送时钟的上升沿,每检测到一个上升沿,从时间发生器的计数器增加40纳秒。使用这种时钟边沿检测并推动时间步进计数,同时利用整秒信号进行秒内同步,最终产生与主时钟时间同步的从时钟时间计数器。

3结果及分析

本文描述的新的设计方案,能够有效的传送系统内的时间信息,满足时间同步系统的性能需求。另一方面,相对于其他的同类设计,在物理上减少了传送同步时间信息的硬件连线,降低了系统的实现成本。同时也极大的减小了系统实现的复杂度,并在降低实现复杂度的前提下同时增强了设计的可靠性。如表1所示。

4结束语

基于FPGA的实现,本文提出了一种系统内主时钟与从时钟间的硬件时间同步实现方案,该技术实现被广泛应用到OTN/PTN网络设备的多种接口板卡上。实际的系统同步测试结果表明,该方案在保持同步性能同等情况下,将原来的时间同步的布线数量降低到原来的30%,同时减少了约50%的实现复杂度及工作量。

参考文献

[1]中国移动高精度时间同步1588v2时间接口规护理医学论文范[S].中国移动通信有限公司发布,2010.

[2]中国移动高精度时间同步1PPS+TOD时间接口规范[S].中国移动通信有限公司发布,2010.

作者:黄华明 黄荣


    更多科技论文论文详细信息: 系统时间同步改进设计方案
    http://www.400qikan.com/mflunwen/kjlw/171345.html

    相关专题:论经济全球化的利弊 创新5.1声卡效果包


    上一篇:国际贸易发展问题及策略
    下一篇:没有了

    认准400期刊网 可信 保障 安全 快速 客户见证 退款保证


    品牌介绍