1系统总体设计
该系统需满足以下需求：（１）传输图像的分辨率在７２０×１０２０以上，数据位宽为８位，图像最高帧频为４０Ｈｚ；（２）支持ＲＪ４５接口的千兆以太网，采用ＴＣＰ／ＩＰ网络传输协议；（３）视频图像数据采集接口支持ＣａｍｅｒａＬｉｎｋ接口。根据以上系统需求，设计千兆网系统的组成如图１所示。（１）ＣａｍｅｒａＬｉｎｋ相机数据采集：相机产生的标准ＣａｍｅｒａＬｉｎｋ信号经过专用接收芯片ＤＳ９０ＣＲ２８８解码成ＬＶＴＴＬ信号输入给ＦＰＧＡ内部的图像采集模块［８］。图像采集模块根据行有效、数据有效等信号对有效的行和像素计数，将有用的像素数据传给数据处理模块。（２）图像数据处理：数据处理模块参照像素时钟对图像数据进行串并转换处理，然后将转换后的并行数据缓存到ＦＩＦＯ中。（３）数据传输的千兆网驱动：在ＦＰＧＡ的千兆网驱动中实现精简的ＴＣＰ／ＩＰ协议和数据包的收发。媒体访问控制（ＭＡＣ）层采用ＡＸ８８１８０芯片，以太网物理层（ＰＨＹ）采用Ｍ８８Ｅ１１１１芯片。其中，网络协议的处理和千兆网底层驱动的设计是本系统实现的重点也是难点，下面主要从这两方面介绍。
2网络协议的处理
ＴＣＰ／ＩＰ协议（ＴｒａｎｓｍｉｓｓｉｏｎＣｏｎｔｒｏｌＰｒｏｔｏ－ｃｏｌ／ＩｎｔｅｒｎｅｔＰｒｏｔｏｃｏｌ）即传输控制／网际协议，也被称为网络通讯协议。互联网中各主机进行通信使用的标准都是由它规定的［９］。ＴＣＰ／ＩＰ是由应用层、运输层、网络层和数据链路层组成的。应用层是体系结构中的最高层，它直接为用户的应用进程提供服务。运输层主要包括传输控制ＴＣＰ协议和用户数据报ＵＤＰ协议，它负责向两个主机中进程之间的通信提供服务。网络层主要为不同主机在分组交换网上提供通信服务。ＩＰ协议（网络协议）是ＴＣＰ／ＩＰ在网络层上的主要协议。数据链路层将网络层数据组装成帧，并提供透明、可靠的数据传送基本服务。本文设计的视频图像传输系统的网络协议的处理由ＦＰＧＡ实现，考虑到效率与复杂性的问题，需要对ＴＣＰ／ＩＰ协议进行相应的化简。本文设计的系统的网络协议特点为：（１）端对端通信环境。数据交换仅仅在采集前端和计算机之间进行，在这种情况下可以忽略因为网络堵塞、延时等导致数据丢失的可能性，因此系统不需要任何复杂的可靠性控制协议，使用ＵＤＰ协议即可。（２）通讯双方信息固定。如ＵＤＰ端口号、ＩＰ地址和ＭＡＣ地址等可以事先确定，不需要再实现相关的寻址协议。（３）数据格式固定。由于前端千兆以太网主要用来传输图像数据包，数据包格式及长度可以事前确定，并且采集前端从计算机接收命令数据包的数量及类型也都是固定的，直接丢弃相关的协议信息，仅根据数据就可以确定命令种类。这样对于数据采集前端来说，就可以把各层协议的首部事先准备好，发送时直接以常量形式封装在有效数据包前面，将封装后的数据包直接交给协议芯片发送，而不用再由系统实时计算产生。试验采用的各层协议格式［１０］如表１所示。
3千兆网驱动的设计
要通过千兆网以太网传输数据，至少需要实现开放系统互联模型（ＯＳＩ）中物理层和数据链路层的功能。数据链路层主要承担数据帧的构建、传输控制、差错检查工作，物理层主要负责数据编解码、时钟基准、线路状态监测等工作。目前的以太网设计，常用的方法是将繁琐的以太网通讯协议编写在主控制器中，然后外连物理层接口芯片。以太网协议由软件实现较为复杂，不够稳定，并且不方便调试。为了简化设计系统的复杂度和节约成本，本设计选择了独立的数据链路层控制芯片ＡＸ８８１８０，对数据进行封装，并构建顶层传输控制协议［１１］。Ｍ８８Ｅ１１１作为千兆以太网物理层芯片，完成数据的信道编解码、传输时钟的生成以及控制码元在物理信道上的传输。ＡＸ８８１８０是一款适用于千兆以太网的数据链路层（ＭＡＣ）芯片，与主机通信采用１６／３２位的直接总线方式，１０００Ｍ模式下支持全双工操作，兼容ＩＥＥＥ８０２．３、８０２．３ｕ、８０２．３ａｂ网络标准，支持ＳＲＡＭ－ＬＩＫＥ主机接口，可以非常方便地与ＦＰＧＡ、ＡＲＭ、ＤＳＰ等控制器连接。Ｍ８８Ｅ１１１１是ＭＡＲＶＥＬＬ公司推出的适用于１０００ＢＡＳＥ－Ｔ应用的千兆物理层芯片，它采用标准的ＣＭＯＳ工艺制造，支持ＩＥＥＥ８０２．３、ＩＥＥＥ８０２．３ｕ、ＩＥＥＥ８０２．３ａｂ标准，向下兼容１０ＢＡＳＥ－Ｔ、１００ＢＡＳＥ－Ｔ应用，支持ＧＭＩＩ、ＲＧＭＩＩ、ＳＧＭＩＩ、ＴＢＩ、ＲＴＢＩ与ＭＡＣ接口标准。ＦＰＧＡ、ＡＸ８８１８０与Ｍ８８Ｅ１１１１之间的连接电路如图２所示。由于ＦＰＧＡ具有充足的管脚与ＡＸ８８１８０连接，为了实现较高的数据传输速率，选择了３２位的接口和异步操作的工作方式。ＡＸ８８１８０主机接口共包括３２位数据总线ＨＤ［３１：０］、１６位地址总线ＨＡ［１５：０］、片选信号ＣＳＮ、读信号ＯＥＮ、写信号ＷＥＮ、中断信号ＩＮＴＮ、硬件复位信号ＲＳＴ＿Ｎ。ＡＸ８８１８０采用ＲＧＭＩＩ（ＲｅｄｕｃｅｄＧＭＩＩ）接口与ＰＨＹ连接。ＲＧＭＩＩ接口主要包括发送数据ＴＸＤ［０：３］、发送时钟ＴＸＣＸ、发送时能ＴＸ－ＥＮ、接收数据ＲＸＤ［０：３］、接收时钟ＲＸＣＸ、接收使能ＲＸＤＶ以及冲突信号ＣＯＬ和传输感应信号ＣＲＳ、参考时钟信号ＣＬＫ１２５以及ＰＨＹ中断信号ＰＨＹＩＮＴＮ等。另外，ＡＸ８８１８０输入时钟与ＦＰＧＡ输入时钟由同一１００ＭＨｚ晶振提供，ＡＸ８８１８０和Ｍ８８Ｅ１１１１的复位信号都由ＦＰＧＡ控制，Ｍ８８Ｅ１１１１将２５ＭＨｚ的时钟信号倍频成１２５ＭＨｚ时钟给ＡＸ８８１８０提供发送参考时钟。千兆网驱动的设计主要包括系统的初始化、数据包的接收发送和收发的仲裁。系统的初始化在系统上电时运行，主要工作是根据网络芯片说明手册对芯片寄存器进行适当的设置，使网络处于一个稳定的初始状态。设计中需要注意的是根据Ｍ８８Ｅ１１１１数据手册的规定，Ｍ８８Ｅ１１１１硬件复位至少需要持续１５ｍｓ以上的复位时间，并且复位信号结束５ｍｓ以后才能访问ＰＨＹ寄存器。发送模块的主要工作是将数据从ＦＰＧＡ片内缓冲区中移出来，为其加上合适的协议首部后写入ＡＸ８８１８０的内部发送缓冲区中，之后通过控制ＡＸ８８１８０的发送寄存器将其通过千兆以太网发送出去。数据的发送是在ＦＰＧＡ中编程实现的，编程的技巧采用状态机的思想［１２］。发送过程是首先在原始状态等待，等到ＦＩＦＯ中缓存的图像数据大于一行时，将数据包头写入ＡＸ８８１８０的发送缓冲区，包头写完后，ＦＰＧＡ将ＦＩＦＯ中的一行图像数据写入ＡＸ８８１８０的发送缓冲区，写完成后，配置与ＡＸ８８１８０发送相关的寄存器，将一个完整的数据包通过ＰＨＹ芯片８８ＥＥ１１１１发送出去，发送结束进入到原始状态等待下一行新数据的发送。数据包的接收主要接收上位机发过来的命令，对于本系统仅包括开始采集、停止采集等。ＡＸ８８１８０接收到有效的数据包后，通过中断通知ＦＰＧＡ。仲裁模块在数据发送空闲时检测并判断中断的状态，如果当前有效的是接收中断，总线就会交给接收模块。上位机传输过来的数据帧包括相应的协议头，为了降低系统设计复杂度，设计中规定长度为１００字节的数据帧为系统命令使用的帧长度，并且仅根据其中的１个字节判断命令种类，对于长度不等于１００字节的数据帧直接做丢弃处理。数据收发仲裁的作用是根据系统运行状态为系统初始化、发送数据、接收数据分配ＦＰＧＡ的总线使用权，避免因为数据混乱造成系统工作不正常，同时还捕获ＭＡＣ的接收中断。工作流程如图３所示。上电时，ＦＰＧＡ先对系统初始化即总线被初始化占用，等到初始化完成后交出总线，等待ＭＡＣ接收中断，中断有效时接收上位机发来的命令数据包，此时总线由接收模块占用。若命令发送数据，则发送模块占用总线将图像数据发送到上位机，发送间隔时期再判断ＭＡＣ接收中断状态以判断是否存在接收数据，若有则接收模块要在发送间隔内将数据接收完毕，继续判断上位机命令，若为停止发送，则回到等待ＭＡＣ中断状态，否则继续发送数据。
4设计验证
实验采用分辨率为１３９２×１０４０，帧频为１６Ｈｚ，８位像素，像素时钟主频为３３．７５ＭＨｚ的紫外相机。由于发送模块发送数据的效率直接影响数据的高速传输，本文做了数据发送过程的仿真，发送模块在ＦＰＧＡ中通过状态机编程实现，波形如图４所示（利用Ａｌｔｅｒａ的ＳｉｇｎａｌｔａｐＩＩ获得）。为了完整地观察到发送数据过程中状态机的变化，将采集的两幅图拼接来看。ｓｅｎｄＨＡ和ｓｅｎｄＨＤ分别代表ＡＸ８８１８０的地址总线和数据总线，ｓｔ０、ｓｔ１、ｓｔ２、ｓｔ３分别代表状态机中的等待、给数据添加包头、将数据写入ＡＸ８８１８０的发送缓冲区、配置与发送有关的寄存器４个状态，高电平有效。ｗｒａｄｄ表示发送一个网络数据包的图像数据数，在ｓｔ２为高电平时，ｗｒａｄｄ从０到３４７共３４８个３２位宽的数据，即为１３９２个８位宽的图像数据写入ＡＸ８８１８０的发送缓冲区，正好为一行图像。上位机测试程序用ＶＣ＋＋编写，ｓｔａｒｔ表示开始采集图像，ｓｔｏｐ表示停止采集图像。上位机测试程序如图５所示。可以看出图像存储完整，无丢失数据现象，并且测得系统可以稳定的工作在最高数据传输速度为６０７．８Ｍｂｉｔ／ｓ。
5结论
设计实现了无损视频高速传输的嵌入式千兆网系统。介绍了硬件电路的基本组成，重点介绍了网络协议的处理和千兆网底层驱动的设计，包括网络接口芯片的连接、数据包的接收发送和数据收发的仲裁。上位机采用ＶＣ＋＋６．０编写的应用程序实现了网络通讯和高速网络数据流的实时存储与显示。最后在实验室完成了图像采集显示及传输速率的测试，最高传输速度达到６０７．８Ｍｂｉｔ／ｓ，与已有的千兆网系统数据传输速率为３００Ｍｂｉｔ／ｓ［４］相比，速率提高了一倍多，在实际应用中取得了良好效果。
作者：赵文达 赵建 曲锋 续志军 单位：中国科学院大学
